

Docket No.: 60188-581

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Michio MORITA

Serial No.: Group Art Unit:

Filed: July 29, 2003 Examiner:

For: METHOD FOR FABRICATING MULTILAYER INTERCONNECT AND METHOD FOR
CHECKING THE SAME

CLAIM OF PRIORITY AND
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2002-219313, filed July 29, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY


Michael E. Fogarty
Registration No. 36,139

600 13th Street, N.W.
Washington, DC 20005-3096
(202) 756-8000 MEF:mcw
Facsimile: (202) 756-8087
Date: July 29, 2003

60188-581

日本国特許庁 MORITA, M.
JAPAN PATENT OFFICE July 29, 2003.
McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office

出願年月日

Date of Application:

2002年 7月29日

出願番号

Application Number:

特願2002-219313

[ST.10/C]:

[JP2002-219313]

出願人


Applicant(s):

松下電器産業株式会社

2003年 4月18日

特許庁長官
Commissioner,
Japan Patent Office

太田 信一郎



出証番号 出証特2003-3028272

【書類名】 特許願
【整理番号】 2926430394
【提出日】 平成14年 7月29日
【あて先】 特許庁長官 殿
【国際特許分類】 H01L 21/768
【発明者】
【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式
会社内
【氏名】 森田 倫生
【特許出願人】
【識別番号】 000005821
【氏名又は名称】 松下電器産業株式会社
【代理人】
【識別番号】 100077931
【弁理士】
【氏名又は名称】 前田 弘
【選任した代理人】
【識別番号】 100094134
【弁理士】
【氏名又は名称】 小山 廣毅
【選任した代理人】
【識別番号】 100110939
【弁理士】
【氏名又は名称】 竹内 宏
【選任した代理人】
【識別番号】 100110940
【弁理士】
【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0006010

【フルーフの要否】 要

【書類名】 明細書

【発明の名称】 多層配線の形成方法及びその検査方法

【特許請求の範囲】

【請求項1】 第1の絶縁膜の上部に下層配線を形成した後、該下層配線の上を含む前記第1の絶縁膜上に第2の絶縁膜と第3の絶縁膜とを順次形成する第1の工程と、

前記第3の絶縁膜における前記下層配線の上側に孔部を形成する第2の工程と

前記第3の絶縁膜の上部に前記孔部の上部を含むように配線溝を形成すると共に、前記第2の絶縁膜における前記孔部の下側部分の膜厚を前記下層配線が露出しないように小さくする第3の工程と、

前記第2の絶縁膜における前記孔部の下側部分を除去して前記下層配線を露出する第4の工程と、

前記孔部及び配線溝に導電膜を埋め込むことにより、上層配線及び該上層配線と前記下層配線とを電気的に接続する接続部をそれぞれ形成する第5の工程とを備えていることを特徴とする多層配線の形成方法。

【請求項2】 前記第2の工程は、前記第2の絶縁膜における前記孔部の下側部分の膜厚を小さくする工程を含んでいることを特徴とする請求項1に記載の多層配線の形成方法。

【請求項3】 前記第2の絶縁膜及び前記第3の絶縁膜はそれぞれ窒化シリコン及び酸化シリコンからなり、

前記第2の工程において、前記孔部はフルオロカーボンガスと酸素ガスとを含む第1のエッティングガスを用いたドライエッティング法によって形成し、

前記第3の工程において、前記配線溝はフルオロカーボンガスと酸素ガスとを含む第2のエッティングガスを用いたドライエッティング法によって形成することを特徴とする請求項2に記載の多層配線の形成方法。

【請求項4】 前記第2の工程は、前記第1のエッティングガスにおける酸素ガスに対するフルオロカーボンガスの比及びフルオロカーボンガスにおけるフッ素に対する炭素の比の値をそれぞれ調整することにより、前記第2の絶縁膜にお

ける前記孔部の下側部分のエッチング深さを調節することを特徴とする請求項3に記載の多層配線の形成方法。

【請求項5】 前記第3の工程は、前記第2のエッティングガスにおける酸素ガスに対するフルオロカーボンガスの比及びフルオロカーボンガスにおけるフッ素に対する炭素の比の値をそれぞれ調整することにより、前記第2の絶縁膜における前記孔部の下側部分のエッティング深さを調節することを特徴とする請求項3又は4に記載の多層配線の形成方法。

【請求項6】 前記第1の工程と前記第2の工程との間に、前記第2の絶縁層の上の全面にわたって反射防止膜を形成する工程をさらに備え、

前記第2の工程は、前記反射防止膜における前記孔部が形成される領域を除去する工程を含み、

前記第3の工程は、前記反射防止膜における前記配線溝が形成される領域を除去する工程を含むことを特徴とする請求項1～6のうちのいずれか1項に記載の多層配線の形成方法。

【請求項7】 前記反射防止膜は、膜厚が前記第2の絶縁膜の膜厚よりも小さい酸化塗化シリコンからなり、

前記第3の工程において、前記反射防止膜は、エッティング装置における下部電極温度が30℃以上の条件でエッティングすることにより除去することを特徴とする請求項6に記載の多層配線の形成方法。

【請求項8】 前記第4の工程において、前記下層配線は、エッティング装置のバイアス電力が500W以下の条件でエッティングすることにより露出することを特徴とする請求項1～7のうちのいずれか1項に記載の多層配線の形成方法。

【請求項9】 第1の絶縁膜の上部に下層配線を形成した後、該下層配線の上を含む前記第1の絶縁膜上に全面にわたって第2の絶縁膜と第3の絶縁膜とを順次形成する第1の工程と、前記第3の絶縁膜における前記下層配線の上側に孔部を形成する第2の工程と、前記第3の絶縁膜の上部に前記孔部の上部を含むように配線溝を形成すると共に、前記孔部の下側部分の膜厚を前記下層配線が露出しないように小さくする第3の工程と、前記第2の絶縁膜における前記孔部の下側部分を除去して前記下層配線を露出する第4の工程と、前記孔部及び配線溝に

導電膜を埋め込むことにより、上層配線及び該上層配線と前記下層配線とを電気的に接続する接続部を形成する第5の工程とを備えた多層配線の形成方法により形成される多層配線の検査方法であって、

前記第1の絶縁膜の上部に検査用下層配線を形成した後、該検査用下層配線の上を含む前記第1の絶縁膜上に全面にわたって前記第2の絶縁膜と前記第3の絶縁膜とを順次形成する工程と、

前記第2の工程と同一の形成方法により、前記第3の絶縁膜における前記検査用下層配線の上側に検査用孔部を形成する工程と、

前記第3の工程と同一の形成方法により、前記第3の絶縁膜の上部に前記孔部の上部を含むように検査用配線溝を形成する工程と、

前記検査用孔部及び検査用配線溝に前記導電膜を埋め込むことにより、それぞれ検査用電極及び検査用上層配線を形成する工程と、

前記検査用下層配線及び検査用上層配線に所定の電圧を印加することにより、前記検査用下層配線と前記検査用上層配線との間が導通するか否かを検査する工程と、

前記検査用下層配線と前記検査用上層配線との間が導通しない場合には前記第3の工程により前記下層配線が露出しないと判定し、且つ前記検査用下層配線と前記検査用上層配線との間が導通する場合には前記第3の工程により前記下層配線が露出すると判定する工程とを備えていることを特徴とする多層配線の検査方法。

【請求項10】 前記検査用電極は、前記検査用下層配線と前記検査用上層配線との間に並列に配置されていることを特徴とする請求項9に記載の多層配線の検査方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、下層配線と上層配線とがビアコンタクトにより接続された多層配線の形成方法及びその検査方法に関し、特に層間絶縁膜に形成したビアホール及び配線溝に同一の導電性材料を埋め込むことによりビアコンタクトと上層配線とを

形成するデュアルダマシン法を用いた多層配線の形成方法及びその検査方法に関する。

【0002】

【従来の技術】

従来、半導体集積回路装置等に用いる高密度の配線として、下層配線と上層配線とがピアコンタクトにより接続された多層配線が用いられている。このような多層配線を形成する技術には、下層配線の上にピアコンタクトと上層配線と同時に埋め込み形成することにより多層配線を形成するデュアルダマシン法が知られている。

【0003】

以下、従来のデュアルダマシン法を用いた多層配線の形成方法について図面を参照しながら説明する。

【0004】

図5 (a) ~図5 (c) 、図6 (a) 、図6 (b) 、図7 (a) 及び図7 (b) は、従来の多層配線の形成方法における工程順の断面構成を示している。

【0005】

まず、図5 (a) に示すように、集積回路素子が形成された半導体基板101の上に、第1の層間絶縁膜102を形成し、フォトリソグラフィ法及びドライエッティング法を用いて下層配線形成領域を開口し、スパッタ法又は金属めっき法を用いて下層配線形成領域に銅を堆積した後、化学機械的研磨(CMP:Chemical Mechanical Polishing)法を用いて第1の層間絶縁膜102が露出するまで研磨することにより、第1の層間絶縁膜102の上部に銅からなる下層配線103を形成する。

【0006】

次に、図5 (b) に示すように、プラズマ化学気相堆積(プラズマCVD)法により、窒化シリコンからなるエッティング停止層104及び酸化シリコンからなる第2の層間絶縁膜105を順次堆積する。

【0007】

続いて、スピンドルコート法により、第2の層間絶縁膜105の上に有機材料から

なる第1の反射防止膜106を形成する。

【0008】

次に、図5(c)に示すように、フォトリソグラフィ法を用いて第1のレジストパターン107を形成した後、形成した第1のレジストパターン107をマスクとしたドライエッチング法により、第1の反射防止膜106及び第2の層間絶縁膜105を順次エッチングすることにより、第2の層間絶縁膜105に孔部105aを形成する。

【0009】

次に、図6(a)に示すように、アッシングにより第1のレジストパターン107及び第1の反射防止膜106を順次除去し、続いて第2の層間絶縁膜105の表面を洗浄した後、スピンドルコート法により有機材料からなる第2の反射防止膜108を孔部105aの内部を充填するように形成する。

【0010】

次に、図6(b)に示すように、フォトリソグラフィ法を用いて第2のレジストパターン109を形成した後、形成した第2のレジストパターン109をマスクとしたドライエッチング法により、第2の反射防止膜108及び第2の層間絶縁膜105を順次パターニングして配線溝105bを形成する。

【0011】

ここで、孔部105aに充填された第2の反射防止膜108のエッチング速度が第2の層間絶縁膜105のエッチング速度と比べて遅いことにより、孔部105aに充填された第2の反射防止膜108が孔部105aの下側に位置する下層配線103及びエッチング停止層104を配線溝105b形成時のダメージから保護する。

【0012】

なお、配線溝105bを形成する際に、第2の層間絶縁膜105における第2の反射防止膜108と接する領域がエッチング除去されず、配線溝105bにおける孔部105aの周囲に突起状のエッチング残渣としてクラウンフェンス105cが生じることがある。

【0013】

次に、図7（a）に示すように、アッシングにより第2の反射防止膜108及び第2のレジストパターン109を除去し、続いて第2の層間絶縁膜105の表面を洗浄した後、第2の層間絶縁膜105をマスクとしたドライエッチング法により、孔部105aの下に露出したエッチング停止層104を除去して下層配線103を露出する。これにより、エッチング停止層104及び第2の層間絶縁膜105を貫通して下層配線103まで達するピアホールが形成される。

【0014】

次に、図7（b）に示すように、スパッタ法又は金属めっき法を用いて、第2の層間絶縁膜105の上に孔部105a及び配線溝105bを充填するように銅からなる金属膜110を堆積する。その後、CMP法により、第2の層間絶縁膜105が露出するまで銅を研磨することにより、孔部105aに位置する金属膜110をピアコンタクト110aとし、配線溝105bに位置する金属膜110を上層配線110bとする多層配線が形成される。

【0015】

また、第1の従来例の図6（b）に示すクラウンフェンス105cの発生を防止する試みとして、孔部105aの下部に有機膜を形成した後に配線溝を形成する半導体装置の製造方法が知られている。

【0016】

以下、第2の従来例として、孔部105aの下部に有機膜を形成した後に配線溝を形成する多層配線の形成方法について図面を参照しながら説明する。

【0017】

図8（a）及び図8（b）は、第2の従来例の多層配線の形成方法における工程順の断面構成を示している。なお、図8において、第1の従来例と同一の部材については同一の符号を付すことにより説明を省略する。

【0018】

第2の従来例では、まず、第1の従来例の図5（a）～図5（c）に示す工程と同様にして第2の層間絶縁膜105に孔部105aを形成する。

【0019】

次に、図8（a）に示すように、第1のレジストパターン107を除去し、続

いて第2の層間絶縁膜105の表面を洗浄した後、スピンドルコート法により孔部105aの内部を充填するように第1の反射防止膜106上の全面にわたって有機材料を塗布し、全面エッチングを行って孔部105aの底部に有機材料からなる有機膜111を形成する。ここで、有機膜111は次の配線溝105bを形成する工程におけるエッチングのダメージから下層配線103を保護する。

【0020】

次に、図8(b)に示すように第2のレジストパターン109をマスクとしたドライエッチング法により配線溝105bを形成する。

【0021】

その後、図7(a)及び図7(b)に示す工程と同様にして孔部105a及び配線溝105bに銅を堆積することにより多層配線を形成する。

【0022】

第2の従来例では、配線溝105b形成領域となる孔部105aの上部に有機膜が充填されないため、クラウンフェンスを生じることなく配線溝105bを形成できる。

【0023】

【発明が解決しようとする課題】

しかしながら、前記第1の従来例に係る多層配線の形成方法によると、配線溝105bを形成する工程において、下層配線103をエッチングのダメージから保護するために孔部105aに有機材料を充填するため、配線溝105bにおける孔部105aと接する領域にクラウンフェンス105cが生じるので、上層配線110bとピアコンタクト110aとの間の抵抗が増加する。さらに、クラウンフェンス105cの大きさによっては上層配線110bとピアコンタクト110aとが電気的に分離された状態となる。このように、第1の従来例の多層配線の形成方法によると、多層配線の信頼性が低下すると共に製造歩留まりが低下するという問題を有している。

【0024】

これに対し、第2の従来例に係る多層配線の形成方法を用いてクラウンフェンスが生じないように配線溝110bを形成する場合には、製造工程が増加するた

め製造コストが増大するという問題が生じる。

【0025】

また、第1及び第2の従来例では、孔部105aの下側に位置するエッティング停止層104を除去してビアホールを形成する工程において、表面に露出した下層配線103がエッティング時のプラズマガスにより腐食され、多層配線の信頼性が低下するという問題をも有している。

【0026】

本発明は、前記従来の問題を解決し、クラウンフェンスが生じないように配線溝を形成し、且つビアホール及び配線溝を形成する工程のエッティングによるダメージから下層配線を保護して多層配線の信頼性及び製造歩留まりを向上できるようすることを目的とする。

【0027】

【課題を解決するための手段】

前記の目的を達成するため、本発明は、層間絶縁膜に孔部と配線溝とを形成する工程において、下層配線の上部のエッティング停止層を、下層配線が露出しないようにエッティングする構成とする。

【0028】

具体的に、本発明の多層配線の形成方法は、第1の絶縁膜の上部に下層配線を形成した後、該下層配線の上を含む第1の絶縁膜上に第2の絶縁膜と第3の絶縁膜とを順次形成する第1の工程と、第3の絶縁膜における下層配線の上側に孔部を形成する第2の工程と、第3の絶縁膜の上部に孔部の上部を含むように配線溝を形成すると共に、第2の絶縁膜における孔部の下側部分の膜厚を下層配線が露出しないように小さくする第3の工程と、第2の絶縁膜における孔部の下側部分を除去して下層配線を露出する第4の工程と、孔部及び配線溝に導電膜を埋め込むことにより、上層配線及び該上層配線と下層配線とを電気的に接続する接続部を形成する第5の工程とを備えている。

本発明の多層配線の形成方法によると、孔部の上部を含む第3の絶縁膜の上部に配線溝を形成すると共に、孔部の下側に位置する第2の絶縁膜の膜厚を下層配

線が露出しないように小さくする工程を備えているため、孔部及び配線溝を形成する工程では、第2の絶縁膜により下層配線を保護することができ、下層配線を保護するための有機膜を第3の絶縁膜の孔部に充填しないので、配線溝にクラウンフェンスが生じることがない。また、第2の絶縁膜における孔部の下側部分を除去して下層配線を露出する工程において、エッチング装置の電力を小さくしてエッチング停止層を除去することにより、下層配線がエッチングによって受けるダメージが低減される。従って、製造コストを増大させることなく、多層配線の信頼性及び製造歩留まりを向上することができる。

【0029】

本発明の多層配線の形成方法において、第2の工程は、第2の絶縁膜における孔部の下側部分の膜厚を小さくする工程を含んでいることが好ましい。

【0030】

本発明の多層配線の形成方法において、第2の絶縁膜及び第3の絶縁膜はそれぞれ窒化シリコン及び酸化シリコンからなり、第2の工程において、孔部はフルオロカーボンガスと酸素ガスとを含む第1のエッチングガスを用いたドライエッティング法によって形成し、第3の工程において、配線溝はフルオロカーボンガスと酸素ガスとを含む第2のエッチングガスを用いたドライエッティング法によって形成することが好ましい。このようにすると、エッチングガスの組成を調整して窒化シリコンと酸化シリコンとのエッチング選択比の値を適宜設定することにより、下層配線を露出しないように第2の絶縁膜の膜厚を小さくすることができる。

【0031】

本発明の多層配線の形成方法において、第2の工程は、第1のエッチングガスにおける酸素ガスに対するフルオロカーボンガスの比及びフルオロカーボンガスにおけるフッ素に対する炭素の比の値をそれぞれ調整することにより、第2の絶縁膜における孔部の下側部分のエッチング深さを調節することが好ましい。このようにすると、孔部を形成する工程において第3の絶縁膜をオーバーエッチングするようにエッチング時間を設定する際に、エッチングガスの窒化シリコンに対する酸化シリコンのエッチング選択比の値により第2の絶縁膜がエッチングされ

る深さを設定することができる。

【0032】

本発明の多層配線の形成方法において、第3の工程は、第2のエッティングガスにおける酸素ガスに対するフルオロカーボンガスの比及びフルオロカーボンガスにおけるフッ素に対する炭素の比の値をそれぞれ調整することにより、第2の絶縁膜における孔部の下側部分のエッティング深さを調節することが好ましい。このようにすると、配線溝を形成する工程において、第3の絶縁膜をオーバーエッチングするようにエッティング時間を設定する際に、エッティングガスの窒化シリコンに対する酸化シリコンのエッティング選択比の値と配線溝の深さとに応じて第2の絶縁膜がエッティングされる深さを設定することができる。これにより、第3の工程によって下層配線が露出しないように配線溝を形成することができる。

【0033】

本発明の多層配線の形成方法は、第1の工程と第2の工程との間に、第2の絶縁層の上の全面にわたって反射防止膜を形成する工程をさらに備え、第2の工程は、反射防止膜における孔部が形成される領域を除去する工程を含み、第3の工程は、反射防止膜における配線溝が形成される領域を除去する工程を含むことが好ましい。このようにすると、孔部及び配線溝のパターニングの精度が向上する。

【0034】

本発明の多層配線の形成方法において、反射防止膜は、膜厚が第2の絶縁膜の膜厚よりも小さい酸化窒化シリコンからなり、第3の工程において、反射防止膜は、エッティング装置における下部電極温度が30℃以上の条件でエッティングすることにより除去することが好ましい。このようにすると、窒化シリコンに対する酸化窒化シリコンのエッティング選択比の値が1よりも大きくなるため、窒化シリコンを用いて第2の絶縁膜を形成した場合に下層配線が露出することができない。

【0035】

本発明の多層配線の形成方法の第4の工程において、下層配線は、エッティング装置のバイアス電力が500W以下の条件でエッティングすることにより露出することが好ましい。このようにすると、第2の絶縁膜を確実に除去することができ

、さらに孔部の下側に露出した下層配線に与えるダメージを低減することができる。

【0036】

本発明の多層配線の検査方法は、第1の絶縁膜の上部に下層配線を形成した後、該下層配線の上を含む第1の絶縁膜上に全面にわたって第2の絶縁膜と第3の絶縁膜とを順次形成する第1の工程と、第3の絶縁膜における下層配線の上側に孔部を形成する第2の工程と、第3の絶縁膜の上部に孔部の上部を含むように配線溝を形成すると共に、孔部の下側部分の膜厚を下層配線が露出しないように小さくする第3の工程と、第2の絶縁膜における孔部の下側部分を除去して下層配線を露出する第4の工程と、孔部及び配線溝に導電膜を埋め込むことにより、上層配線及び該上層配線と下層配線とを電気的に接続する接続部を形成する第5の工程とを備えた多層配線の形成方法により形成される多層配線の検査方法を対象とし、第1の絶縁膜の上部に検査用下層配線を形成した後、該検査用下層配線の上を含む第1の絶縁膜上に全面にわたって第2の絶縁膜と第3の絶縁膜とを順次形成する工程と、第2の工程と同一の形成方法により、第3の絶縁膜における検査用下層配線の上側に検査用孔部を形成する工程と、第3の工程と同一の形成方法により、第3の絶縁膜の上部に孔部の上部を含むように検査用配線溝を形成する工程と、検査用孔部及び検査用配線溝に導電膜を埋め込むことにより、それぞれ検査用電極及び検査用上層配線を形成する工程と、検査用下層配線及び検査用上層配線に所定の電圧を印加することにより、検査用下層配線と検査用上層配線との間が導通するか否かを検査する工程と、検査用下層配線と検査用上層配線との間が導通しない場合には第3の工程により下層配線が露出しないと判定し、且つ検査用下層配線と検査用上層配線との間が導通する場合には第3の工程により下層配線が露出すると判定する工程とを備えている。

【0037】

本発明の多層配線の検査方法によると、検査用下層配線と検査用上層配線との間が導通しない場合には第3の工程により下層配線が露出しないと判定し、検査用下層配線と検査用上層配線との間が導通する場合には第3の工程により下層配線が露出すると判定する工程を備えているため、下層配線が露出すると判定され

た場合にはエッチング条件を再設定することにより、第3の工程において下層配線が確実に露出しないように配線溝を形成することができ、多層配線の信頼性を確保することができる。

【0038】

本発明の多層配線の検査方法において、検査用電極は、検査用下層配線と検査用上層配線との間に並列に配置されていることが好ましい。このようにすると、並列に配列された複数の検査用電極のうちの1つが下層配線と接続されている場合には検査用下層配線と検査用上層配線とが導通するため、多層配線の形成工程に生じる異常を容易に且つ感度良くで検出できる。

【0039】

【発明の実施の形態】

以下、本発明の一実施形態に係る多層配線の形成方法について図面を参照しながら説明する。図1(a)～図1(c)及び図2(a)～図2(c)は本実施形態の多層配線の形成方法における工程順の断面構成を示している。

【0040】

まず、図1に示すように、例えば、素子電極を有する半導体集積回路(図示せず)が形成された半導体基板11上の全面に酸化シリコンからなる第1の層間絶縁膜12を形成し、フォトリソグラフィ法及びドライエッチング法を用いて、素子電極の上側を開口するように下層配線形成領域をパターニングし、パターニングした下層配線形成領域にスパッタ法又は金属めっき法を用いて例えば銅を埋め込んだ後、化学機械研磨(CMP:Chemical Mechanical Polishing)法を用いて第1の層間絶縁膜12が露出するまで研磨することにより、第1の層間絶縁膜12の上部に素子電極と接続される下層配線13を形成する。

【0041】

次に、図1(b)に示すように、プラズマ化学気相堆積(プラズマCVD)法により、膜厚が約150nmの窒化シリコンからなるエッチング停止層14、膜厚が約700nmの酸化シリコンからなる第2の層間絶縁膜15及び膜厚が約80nmの酸化窒化シリコンからなる反射防止膜16を順次堆積する。

【0042】

次に、図1 (c) に示すように、フォトリソグラフィ法を用いて配線部の上部に開口部を有する第1のレジストパターン17を形成した後、エッティングガスにフルオロカーボンガスと酸素ガスとの混合ガスを用いたドライエッティング法により、第1のレジストパターン17をマスクとして反射防止膜16及び第2の層間絶縁膜15を順次エッティングして第2の層間絶縁膜15に孔部15aを設ける。

【0043】

孔部15aを形成する工程において、第1のレジストパターン17の形成時の面積に対する開口部の面積の比率（マスク開口率）が約1パーセントと極めて小さいため、プラズマ発光の強度変化によりエッティング終点を検出することが困難である。このような低開口率のエッティングではエッティング時間の調整によりエッティングの深さを調節する。ここでは、第2の層間絶縁膜15が確実に除去されるように、エッティング停止層14の上部をもエッティングする設定としており、エッティング停止層14に凹部14aが形成される。

【0044】

ここで、孔部15aを形成する工程において、凹部14aの深さが30nmよりも小さくなるように、エッティング条件を設定する。具体的には、第2の層間絶縁膜15が確実に除去されるように、第2の層間絶縁膜15及び反射防止膜16の膜厚のばらつきとエッティング速度のばらつきとを考慮して、第2の層間絶縁膜15が約300nmの深さ分だけオーバーエッティングされるようにエッティング時間を設定し、また、窒化シリコンに対する酸化シリコンのエッティング選択比の値が10よりも大きくなるようにエッティングガスの組成を設定する。これにより、エッティング停止層14がエッティングされる深さは30nmよりも小さくなる。

【0045】

次に、図2 (a) に示すように、アッシングにより第1のレジストパターン17を除去し、続いて第2の層間絶縁膜15の表面を洗浄した後、フォトリソグラフィ法により、反射防止膜16の上に第2のレジストパターン18を形成する。その後、エッティングガスにフルオロカーボンガスと酸素ガスとの混合ガスを用いたドライエッティング法により、第2のレジストパターン18をマスクとして反射防止膜16及び第2の層間絶縁膜15を順次パターニングして、反射防止膜16

の上面からの深さが約400nmの配線溝15bを設ける。

【0046】

ここで、配線溝15bを形成する工程において、孔部15aの下部に露出するエッチング停止層14もまたエッチングされるため、エッチング停止層14の凹部14aの深さは図1(a)に示す工程よりもさらに大きくなる。このとき、凹部14aの深さが150nmよりも小さくなるように、即ち、下層配線13の上部が露出しないようにエッチング条件を設定する。

【0047】

具体的に、配線溝15bを形成する工程のうち、反射防止膜16をエッチングする工程では、エッチングガスにフルオロカーボンガスと酸素ガスとの混合ガスを用い、エッチング装置の下部電極温度を30℃以上とする。これにより、窒化シリコンに対する酸化窒化シリコン及び酸化シリコンのエッチング選択比の値が1よりも大きくなる。ここで、膜厚が約80nmの反射防止膜16を完全にエッチングされるように第2の層間絶縁膜15が約20nmの深さ分だけオーバーエッチングされるようにエッチング時間を設定する。従って、酸化窒化シリコンの酸化シリコンに対するエッチング選択比の値が1よりも大きいので、このときエッチング停止層14の凹部14aがエッチングされる深さは100nmよりも小さい。

【0048】

さらに、配線溝15bを形成する工程のうち、第2の層間絶縁膜15をエッチングする工程では、エッチングガスにフルオロカーボンガスと酸素ガスとの混合ガスを用い、エッチング選択比の値が15よりも大きくなるように設定する。ここで、前述の反射防止膜16を形成する工程により、配線溝形成領域は反射防止膜16の上面から約100nmの深さにまでエッチングされているため、第2の層間絶縁膜15を約300nmの深さ分だけエッチングして深さが約400nmの配線溝15bを形成する。従って、エッチング停止層14の凹部14aがエッチングされる深さが20nmよりも小さくなる。

【0049】

このように、配線溝15bを形成する工程では、エッチング停止層14の凹部

14aがエッチングされる深さは120nmよりも小さくなり、前述の孔部15a形成工程によりエッチングされた深さと合計すると、凹部14aの深さは150nmよりも小さい。つまり、孔部15a及び配線溝15bを形成する工程において、孔部15aの下側に位置するエッチング停止層14の膜厚が順次小さくされ、下層配線13の上側はエッチング停止層14の凹部14aにより覆われた状態となる。

【0050】

次に、図2(b)に示すように、アッシングにより第2のレジストパターン18を除去し、続いて第2の層間絶縁膜15の表面を洗浄した後、フルオロカーボンガスと酸素ガスとの混合ガスをエッチングガスとして用い、第2の層間絶縁膜15をマスクとしたドライエッチング法により、孔部15aの下部に露出したエッチング停止層14を除去する。これにより、凹部14aを下層配線13まで貫通し、貫通した凹部14aと孔部15aとによりピアホール19が形成される。

【0051】

ここで、孔部15aの下部に露出したエッチング停止層14を完全に除去する工程により、下層配線13がプラズマ化したエッチングガスに曝されるが、エッチング装置のバイアス電力値を500W以下に設定することにより、下層配線13に生じるダメージを低減することができ、下層配線13の腐食を防止することができる。

【0052】

次に、図2(c)に示すように、スパッタ法又は金属めっき法を用いて孔部15a及び配線溝15bの内側を含む第2の層間絶縁膜15の上の全面にわたってCuからなる導電膜20を形成した後、CMP法により第2の層間絶縁膜15が露出するまで導電膜20をエッチングする。これにより、ピアホール19に形成された導電膜20が配線同士を接続するピアコンタクト20aとなり、配線溝15bに形成された導電膜20が上層配線20bとなる。

【0053】

その後、図示はしないが、必要に応じて図1(b)、図1(c)及び図2(a)～図2(c)に示す工程を繰り返すことにより所望の多層配線を形成すること

ができる。また、続いて、ボンディングパッド等を形成すると多層配線の形成された半導体装置として用いることができる。

【0054】

以下、前述の形成方法において、所定のエッティング選択比を実現するためのエッティングガスの組成について図面を参照しながら説明する。

【0055】

図3は本発明の一実施形態に係る多層配線の形成工程に用いるエッティングガスの混合比とエッティング選択比との関係及びエッティングガスの成分として用いるフルオロカーボンガスの組成とエッティング選択比との関係を示すグラフである。図3において、横軸はフルオロカーボンガスにおけるフッ素原子に対する炭素原子の組成比（C/F比）の値を表し、縦軸は、窒化シリコンに対する酸化シリコンのエッティング選択比の値を示している。また、エッティングガスにおける酸素ガスに対するフルオロカーボンガスの混合比（フルオロカーボン/酸素比）の値を変化した場合のエッティング選択比の値の変化を示している。

【0056】

図3に示すように、窒化シリコンに対する酸化シリコンのエッティング選択比の値は、C/F比の値が大きくなるほど上昇し、且つフルオロカーボン/酸素比の値が大きくなるほど上昇する。特に、フルオロカーボンのC/F比の値が0.6以上で且つエッティングガスのフルオロカーボン/酸素比の値が0.7以上であるとエッティング選択比の値は10よりも大きく、フルオロカーボンのC/F比の値が0.6以上で且つエッティングガスのフルオロカーボン/酸素比の値が0.8以上であるとエッティング選択比の値は15よりも大きい。

【0057】

従って、図1（c）に示す孔部15a形成工程におけるエッティングは、C/F比の値が0.6以上のフルオロカーボンガスと酸素ガスとを、酸素ガスに対するフルオロカーボンガスの比の値が0.7以上となるようにエッティング選択比の値を10よりも大きくすることができる。

【0058】

また、図2（a）に示す配線溝15b形成工程のうちの第2の層間絶縁膜15

に対するエッチングは、C/F比の値が0.6以上のフルオロカーボンガスと酸素ガスとを、酸素ガスに対するフルオロカーボンガスの比の値が0.8以上となるように混合したエッチングガスを用いて行うことにより、エッチング選択比の値を1.5よりも大きくすることができる。

【0059】

以上説明したように、本実施形態の多層配線の形成方法によると、エッチング停止層14の上に形成された第2の層間絶縁膜15にピアホール19となる孔部15aと配線溝15bとを形成する工程において、エッチング停止層14がエッチングされる深さを下層配線13が露出しないように小さくすることにより、有機材料を孔部15aに充填することなく下層配線13をダメージから保護することができるため、配線溝15bにクラウンフェンスが生じることがなく、信頼性の高い多層配線を形成することができる。

【0060】

また、エッチング停止層14を除去して孔部15aの下側に下層配線13を露出する工程において、エッチング装置のバイアス電圧を小さくすることにより、エッチング時のプラズマガスによる下層配線13に対するダメージを小さくすることができる。

【0061】

なお、本実施形態では、エッチング停止層14の膜厚を約150nm、第2の層間絶縁膜15の膜厚を約700nm、また反射防止膜16の膜厚を約80nmとして形成し、孔部15a及び配線溝15b形成工程においては、これらの膜厚に合わせて配線溝15bを形成した後に下層配線13が露出しないようにエッチング条件を設定してエッチング停止層14の凹部14aに対するエッチングの深さを調節したが、各層の膜厚及び配線溝15bの深さが異なる場合であっても、エッチング条件を適宜設定することにより、孔部及び配線溝を形成する工程で下層配線が露出しないように凹部14aがエッチングされる深さを調節することが可能である。

【0062】

また、本実施形態では、反射防止膜16を第2の層間絶縁膜15の上に設ける

ことにより、フォトリソグラフィ法によるパターニングを精度良く行うように構成しているが、反射防止膜16を設けない場合であっても、エッティング停止層14及び層間絶縁膜15の膜厚と配線溝15bの深さに応じてエッティング条件を適宜設定することにより、孔部及び配線溝を形成する工程で下層配線が露出しないように凹部14aがエッティングされる深さを調節すればよい。

【0063】

(多層配線の検査方法)

前述の一実施形態に係る多層配線の形成方法において、下層配線13の表面がダメージを受けて信頼性を低下することを防止するためには、図2(b)に示す工程でエッティング停止層14を完全に除去するよりも前の工程において、凹部14aの下部に下層配線13が露出していないことが重要である。

【0064】

以下、前述の一実施形態に係る多層配線の形成方法により形成された多層配線の検査方法について図面を参照しながら説明する。

【0065】

図4は本発明の一実施形態に係る多層配線の形成方法により形成された多層配線の検査方法に用いる検査用配線を示している。なお、図4において、図1(a)～図1(c)及び図2(a)～図2(c)と同一の部材については同一の符号を付すことにより説明を省略する。

【0066】

図4に示すように、本実施形態の検査方法に用いる検査用配線として、半導体基板11の上に検査用下層配線21が形成されており、第2の層間絶縁膜15の孔部15a及びエッティング停止層14の凹部14aには検査用電極22aが、配線溝15bには検査用上層配線22bがそれぞれ形成されている。

【0067】

ここで、検査用電極22aは、検査用下層配線21と検査用上層配線22bとが並列の配列を有するように配置されている。

【0068】

図4に示す検査用配線の形成方法は、まず、図1(a)に示す工程と同様にし

て、下層配線13に換えて検査用下層配線21を形成し、続いて図1（b）及び図1（c）に示す工程と同様にしてエッチング停止層14、第2の層間絶縁膜15及び反射防止膜16を順次堆積し、第2の層間絶縁膜15に検査用電極21bを形成する領域として孔部15aを形成する。ここで、孔部15aは、図1（c）に示す工程と同じエッチング条件でエッチングすることにより検査用電極22aが形成される領域としてパターニングする。

【0069】

次に、図2（a）に示す工程と同様にして、同じエッチング条件で第2の層間絶縁膜の上部をエッチングすることにより、検査用上層配線22bを形成する領域として配線溝15bを形成した後、図2（c）に示す工程と同様にして孔部15a及び配線溝15bの上に銅からなる導電膜22を形成して検査用電極22a及び検査用上層配線22bを形成する。

【0070】

本実施形態の多層配線の検査方法は、まず、前述のように検査用配線を形成し、次に、検査用下層配線21と検査用上層配線22bとに所定の電圧を印加して検査用下層配線21と検査用上層配線22bとの間が導通するか否かを検査し、導通しない場合には、前述の多層配線の形成方法における配線溝15bを形成する工程のエッチング条件では下層配線13が露出しないと判定し、導通する場合には前述の多層配線の形成方法における配線溝15bを形成する工程のエッチング条件では下層配線13が露出すると判定する。

【0071】

ここで、検査用電極22aは、検査用下層配線21と検査用上層配線22bとの間に並列に配列されているため、検査用電極22aの下部のエッチング停止層14に少なくとも1箇所で検査用下層配線21が露出している場合には、検査用下層配線21と検査用上層配線22bとの間が導通する。

【0072】

従って、多層配線形成工程において、エッチング条件の不適合や膜厚のばらつき等の影響により下層配線13が露出するという異常を高い感度で短時間に検出することが可能である。

【0073】

以上説明したように、本実施形態の多層配線の検査用配線によると、前述の多層配線の形成方法と同一の工程を用いて検査用配線を形成し、その導通を調べることにより、エッティング停止層14を段階的にエッティングして配線溝15b形成後に孔部15aの下部に下層配線13が露出しないように正常に行われたか否かを確認することができ、異常が検出された場合にはエッティング条件を再設定することにより、下層配線13の信頼性を確保することができる。

【0074】

なお、本実施形態において、下層配線13は、半導体基板11上に形成された集積回路素子の素子電極に接続されると説明したが、これに限らず、半導体基板11上に形成された他の配線と接続されていてもよい。

【0075】

また、下層配線13、ピアコンタクト20a及び上層配線20bを構成する材料は銅に限らず、例えばアルミニウムやタンゲステン等の導電性材料を用いてもよい。また、下層配線13とピアコンタクト20a及び上層配線20bとにそれぞれ異なる導電性材料を用いてもよい。

【0076】

【発明の効果】

本発明の多層配線の形成方法によると、ピアホールとなる孔部及び配線溝を形成した後にエッティング停止層により下層配線が確実に保護されるため、孔部に有機膜を形成することなく下層配線をエッティングによるダメージから保護することができ、配線溝にクラウンフェンスが生じることがない。また、孔部及び配線溝を形成する工程において、エッティング停止層における孔部の下側部分の膜厚が小さくされるため、孔部の下側の下層配線を露出する工程において、エッティング装置の電力を小さくしてエッティング停止層を除去することができるので、下層配線がエッティングによって受けるダメージが低減される。従って、製造コストを増大させることなく多層配線の信頼性と製造歩留まりとを向上することが可能である。

【図面の簡単な説明】

【図1】

本発明の一実施形態に係る多層配線の形成工程を示す工程順の構成断面図である。

【図2】

本発明の一実施形態に係る多層配線の形成工程を示す工程順の構成断面図である。

【図3】

本発明の一実施形態に係る多層配線の形成工程に用いるエッチングガスの混合比とエッチング選択比との関係及びエッチングガスに用いるフルオロカーボンガスの組成とエッチング選択比との関係を示すグラフである。

【図4】

本発明の一実施形態に係る多層配線の形成方法により形成された多層配線を検査するための検査用配線を示す構成断面図である。

【図5】

第1の従来例に係る多層配線の形成工程を示す工程順の構成断面図である。

【図6】

第1の従来例に係る多層配線の形成工程を示す工程順の構成断面図である。

【図7】

第1の従来例に係る多層配線の形成工程を示す工程順の構成断面図である。

【図8】

第2の従来例に係る多層配線の形成工程を示す工程順の構成断面図である。




【符号の説明】

- 1 1 半導体基板
- 1 2 第1の層間絶縁膜（第1の絶縁膜）
- 1 3 下層配線
- 1 4 エッチング停止層（第2の絶縁膜）
- 1 4 a 凹部
- 1 5 第2の層間絶縁膜（第3の絶縁膜）
- 1 5 a 孔部


- 1 5 b 配線溝
- 1 6 反射防止膜
- 1 7 第1のレジストパターン
- 1 8 第2のレジストパターン
- 1 9 ピアホール
- 2 0 導電膜
- 2 0 a ピアコンタクト（接続部）
- 2 0 b 上層配線
- 2 1 検査用下層配線
- 2 2 導電膜
- 2 2 a 検査用上層配線
- 2 2 b 検査用電極

【書類名】 図面


【図1】




【図2】






【図3】





【図4】





【図5】




【図6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 ピアホールの周囲にクラウンフェンスが生じないように配線溝を形成し、且つピアホール及び配線溝を形成する工程のエッティングによるダメージから下層配線を保護して多層配線の信頼性及び製造歩留まりを向上できるようにする。

【解決手段】 半導体基板11上の第1の層間絶縁膜12に下層配線13をパターニングした後、エッティング停止層14及び第2の層間絶縁膜15及び反射防止膜16を順次堆積する。次に、第2の層間絶縁膜15に孔部15a及び配線溝15bを順次パターニングする。このとき、下層配線13が露出しないようにエッティング条件を設定してエッティング停止層14に凹部14aを形成する。次に、孔部15aの下側に位置するエッティング停止層14を除去し、続いて下層配線13を露出した後にピアコンタクト20a及び上層配線20bを形成する。

【選択図】 図2

出願人履歴情報

識別番号 [000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社